ベストアンサー
CMOS vs TTL TTLは、Transistor-Transistor Logic.It の略です。集積回路の分類です。この名前は、各論理ゲートの設計で2つのバイポーラ接合トランジスタまたはBJTを使用していることに由来しています。 CMOS（Complementary Metal Oxide Semiconductor）も、設計に電界効果トランジスタを使用するICの別の分類です。 TTLチップに対する CMOS チップの主な利点は、同じ材料内の論理ゲートの密度が高いことです。 CMOSチップの単一の論理ゲートはわずか2つのFETで構成できますが、TTLチップの論理ゲートは抵抗などの追加コンポーネントが必要になるため、かなりの数の部品で構成できます。 TTLチップは、特に静止状態のCMOSチップと比較してはるかに多くの電力を消費する傾向があります。 CMOSチップの消費電力は、いくつかの要因によって異なります。 CMOS回路の消費電力の主な要因の1つはクロックレートであり、値が大きいほど消費電力が大きくなります。通常、CMOSチップの単一ゲートは約10nWを消費できますが、TTLチップの同等のゲートは約10mWの電力を消費できます。これは非常に大きなマージンであるため、CMOSは、バッテリーなどの限られた電源から電力が供給されるモバイルデバイスで推奨されるチップです。 CMOSチップは、静電放電の影響を非常に受けやすいため、取り扱いに関してはTTLチップに比べて少し繊細です。 CMOSチップを損傷するのに必要な静電気の量は、人々が気付くには小さすぎるため、人々はしばしば、単に端子に触れるだけで無意識のうちにCMOSチップを損傷します。 CMOSチップの卓越性により、TTLチップはバックグラウンドに追いやられています。現在では、主要なICとして選択されるのではなく、回路全体を「グルーロジック」としてリンクするコンポーネントとして使用されています。 TTLロジックをエミュレートするCMOSチップも注目を集めており、ほとんどのTTLチップに徐々に取って代わっています。これらのチップは、ユーザーが簡単に識別できるように、同等のTTLに似た名前を持っています。概要：1。TTL回路はBJTを利用し、CMOS回路はFETを利用します。 2. CMOSは、TTLと比較して、シングルチップではるかに高密度のロジック機能を可能にします。 3. TTL回路は、静止しているCMOS回路と比較してより多くの電力を消費します。 4. CMOSチップは、TTLチップと比較して静電気放電の影響をはるかに受けやすくなっています。 5. TTLロジックを備えたCMOSチップがあり、TTLチップの代替品として使用されます。
回答
TTL（トランジスタ-トランジスタロジック）とCMOS（相補型金属-酸化物半導体）は-
- TTL回路はバイポーラジャンクショントランジスタ（BJT）を使用し、CMOS回路は電界効果トランジスタ（FET）を使用します。つまり、NMOSとPMOS（MOSFET）を接続します。
- CMOSチップの単一のロジックゲートはわずか2つのFETで構成できますが、TTLチップのロジックゲートは、抵抗などの追加コンポーネントが必要になるため、かなりの数の部品で構成できます。
- CMOSチップの単一ゲートは約10nWを消費する可能性がありますが、TTLチップの同等のゲートは約10mWの電力を消費する可能性があるため、バッテリーなどの限られた電源から電力が供給されるモバイルデバイスではCMOSが推奨されるチップです。
- CMOSは静電放電の影響を受けやすくなっています。端子に触れるだけで、デバイスに恒久的な損傷を与えるのに十分な静電気が発生します。
- 標準TTLで使用される基本的なゲートはNANDゲートですが、CMOS回路ではNAND-NORゲートが使用されます。
- ファン-TTLのout（通常動作でゲートの出力に接続できる標準負荷の数）は10ですが、CMOSの場合は50です。
- TTLの伝搬遅延は10nsで、CMOSの場合は70nsです。
- TTLのファンイン（ゲートに接続できる入力の数）は約12〜14で、CMOSの場合は10を超えます。
- TTLの場合、ノイズマージンは0.5 Vですが、CMOSの場合は1.5Vです。
- CMOSのノイズ耐性はTTL回路よりもはるかに優れています。
- CMOS回路の構築は簡単です。 TTLロジックファミリよりもパッキング密度が高くなっています。